project:2012:proj_2012
Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision | |||
|
project:2012:proj_2012 [2013/03/26 09:54] xkubalik |
project:2012:proj_2012 [2013/03/26 09:57] (current) xkubalik |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| ====== Realized projects 2012 ====== | ====== Realized projects 2012 ====== | ||
| - | * **Vývojový nástroj pro generování VHDL kódu a správu projektů (Design tool for VHDL code generation and project management)** - Prostudujte existující řešení pro generování VHDL kódu na základě šablon a nástroje pro správu rozsáhlých projektů obsahujících velké množství VHDL zdrojových kódů. Důraz při porovnávání existujících řešení bude kladen na udržení konzistence rozhraní mezi jednotlivými architekturami. Navrhněte a naprogramujte aplikaci umožňující jednoduše spravovat větší projekt obsahující více VHDL souborů a to tak, že při změně rozhraní nějaké architektury bude možné zkontrolovat konzistenci a uživateli navrhnout možné úpravy ostatních zdrojových kódů závislých na změněném rozhraní. Aplikace bude také umožňovat generovat části VHDL kódu na základě šablon. Aplikace bude obsahovat vlastní editor s podporou obarvení syntaxe VHDL. Dále bude možné zobrazit strom závislostí jednotlivých architektur. Aplikace bude řádně otestována na uživatelích. Součástí řešení bude jednoduchý příklad a několik šablon. Text práce bude obsahovat i návod pro jednoduché rozšíření aplikace o další šablony a možnost rozšíření kontroly konzistence. (DP - Matějů Jan) | + | * **Vývojový nástroj pro generování VHDL kódu a správu projektů (Design tool for VHDL code generation and project management)** - Prostudujte existující řešení pro generování VHDL kódu na základě šablon a nástroje pro správu rozsáhlých projektů obsahujících velké množství VHDL zdrojových kódů. Důraz při porovnávání existujících řešení bude kladen na udržení konzistence rozhraní mezi jednotlivými architekturami. Navrhněte a naprogramujte aplikaci umožňující jednoduše spravovat větší projekt obsahující více VHDL souborů a to tak, že při změně rozhraní nějaké architektury bude možné zkontrolovat konzistenci a uživateli navrhnout možné úpravy ostatních zdrojových kódů závislých na změněném rozhraní. Aplikace bude také umožňovat generovat části VHDL kódu na základě šablon. Aplikace bude obsahovat vlastní editor s podporou obarvení syntaxe VHDL. Dále bude možné zobrazit strom závislostí jednotlivých architektur. Aplikace bude řádně otestována na uživatelích. Součástí řešení bude jednoduchý příklad a několik šablon. Text práce bude obsahovat i návod pro jednoduché rozšíření aplikace o další šablony a možnost rozšíření kontroly konzistence. (DP 2012 - Matějů Jan) {{:project:2012:2012_mateju_jan.pdf|pdf}} |
| * **Návrh a implementace úloh pro předmět JPO (Design and implementation of computer units labs)** - Prostudujte stávající laboratorní úlohy používané v předmětu jednotky počítačů vyučovaném na katedře počítačů. Najděte a porovnejte nové přípravky osazené FPGA obvodem vhodné pro realizaci stávajících úloh. Vytvořte nový vzorový návrh sloužící jako šablona pro realizaci těchto laboratorních úloh s pomocí nástroje ISE firmy XILINX. Důraz bude kladen na možnost řešit úlohy buď ve schématu nebo s pomocí jazyka VHDL. Součástí řešení bude i knihovna základních prvku (multiplexor, klopný obvod, sčítačka). V rámci této práce vytvořte webovou stránku obsahující zadání 10 úloh a jejích řešení dokazující funkčnost vytvořených laboratorních úloh. Pro jedno zadání vytvořte kompletní popis jeho řešení. (BP 2012 - Tužil Jiří) {{:project:2012:2012_tuzil_jiri.pdf|pdf}} | * **Návrh a implementace úloh pro předmět JPO (Design and implementation of computer units labs)** - Prostudujte stávající laboratorní úlohy používané v předmětu jednotky počítačů vyučovaném na katedře počítačů. Najděte a porovnejte nové přípravky osazené FPGA obvodem vhodné pro realizaci stávajících úloh. Vytvořte nový vzorový návrh sloužící jako šablona pro realizaci těchto laboratorních úloh s pomocí nástroje ISE firmy XILINX. Důraz bude kladen na možnost řešit úlohy buď ve schématu nebo s pomocí jazyka VHDL. Součástí řešení bude i knihovna základních prvku (multiplexor, klopný obvod, sčítačka). V rámci této práce vytvořte webovou stránku obsahující zadání 10 úloh a jejích řešení dokazující funkčnost vytvořených laboratorních úloh. Pro jedno zadání vytvořte kompletní popis jeho řešení. (BP 2012 - Tužil Jiří) {{:project:2012:2012_tuzil_jiri.pdf|pdf}} | ||
project/2012/proj_2012.1364288060.txt.gz · Last modified: 2013/03/26 09:54 by xkubalik
Page Tools
Except where otherwise noted, content on this wiki is licensed under the following license: CC Attribution-Share Alike 4.0 International
