Differences

This shows you the differences between two versions of the page.

--- project:2012:proj_2012 [2012/06/11 12:24]
xkubalik
+++ project:2012:proj_2012 [2013/03/26 09:54]
xkubalik
@@ Line 1: / Line 1: @@
 ====== Realized projects 2012 ======
-  * **Návrh a implementace úloh pro předmět JPO (Design and implementation of computer units labs)** - Prostudujte stávající laboratorní úlohy používané v předmětu jednotky počítačů vyučovaném na katedře počítačů. Najděte a porovnejte nové přípravky osazené FPGA obvodem vhodné pro realizaci stávajících úloh. Vytvořte nový vzorový návrh sloužící jako šablona pro realizaci těchto laboratorních úloh s pomocí nástroje ISE firmy XILINX. Důraz bude kladen na možnost řešit úlohy buď ve schématu nebo s pomocí jazyka VHDL. Součástí řešení bude i knihovna základních prvku (multiplexor, klopný obvod, sčítačka). V rámci této práce vytvořte webovou stránku obsahující zadání 10 úloh a jejích řešení dokazující funkčnost vytvořených laboratorních úloh. Pro jedno zadání vytvořte kompletní popis jeho řešení. (BP 2012 - Tužil Jiří)
+  * **Vývojový nástroj pro generování VHDL kódu a správu projektů (Design tool for VHDL code generation and project management)** - Prostudujte existující řešení pro generování VHDL kódu na základě šablon a nástroje pro správu rozsáhlých projektů obsahujících velké množství VHDL zdrojových kódů. Důraz při porovnávání existujících řešení bude kladen na udržení konzistence rozhraní mezi jednotlivými architekturami. Navrhněte a naprogramujte aplikaci umožňující jednoduše spravovat větší projekt obsahující více VHDL souborů a to tak, že při změně rozhraní nějaké architektury bude možné zkontrolovat konzistenci a uživateli navrhnout možné úpravy ostatních zdrojových kódů závislých na změněném rozhraní. Aplikace bude také umožňovat generovat části VHDL kódu na základě šablon. Aplikace bude obsahovat vlastní editor s podporou obarvení syntaxe VHDL. Dále bude možné zobrazit strom závislostí jednotlivých architektur. Aplikace bude řádně otestována na uživatelích. Součástí řešení bude jednoduchý příklad a několik šablon. Text práce bude obsahovat i návod pro jednoduché rozšíření aplikace o další šablony a možnost rozšíření kontroly konzistence. (DP - Matějů Jan)
+  * **Návrh a implementace úloh pro předmět JPO (Design and implementation of computer units labs)** - Prostudujte stávající laboratorní úlohy používané v předmětu jednotky počítačů vyučovaném na katedře počítačů. Najděte a porovnejte nové přípravky osazené FPGA obvodem vhodné pro realizaci stávajících úloh. Vytvořte nový vzorový návrh sloužící jako šablona pro realizaci těchto laboratorních úloh s pomocí nástroje ISE firmy XILINX. Důraz bude kladen na možnost řešit úlohy buď ve schématu nebo s pomocí jazyka VHDL. Součástí řešení bude i knihovna základních prvku (multiplexor, klopný obvod, sčítačka). V rámci této práce vytvořte webovou stránku obsahující zadání 10 úloh a jejích řešení dokazující funkčnost vytvořených laboratorních úloh. Pro jedno zadání vytvořte kompletní popis jeho řešení. (BP 2012 - Tužil Jiří) {{:project:2012:2012_tuzil_jiri.pdf|pdf}}
   * **Řídicí deska pro ovládání modulů měřících teplotu, vlhkost a tlak (Control device for modules measuring temperature, humidity and pressure)** - Navrhněte a zrealizujte řídicí desku vhodnou pro ovládání modulů měřících neelektrické veličiny jako je teplota, vlhkost a tlak. Řídicí deska bude s modulem komunikovat s pomocí sběrnice RS485. Řídicí deska bude umožňovat komunikaci s PC a zároveň zaznamenávat data na SD kartu. Pro vytvořenou řídicí desku napište obslužný program. (BP 2012 - Horák Radim) {{:project:2012:2012_horak_radim.pdf|pdf}}
@@ Line 13: / Line 15: @@
   * **Podpůrné komponenty simulátoru počítačové sítě (Supporting components for network simulator)** - Navrhněte a implementujte 5 podpůrných komponent simulátoru počítačových sítí pro předmět BI-PSI. První komponenta umožní vzdálený textový přístup(telnet) k aktivním prvkům virtuální sítě. Druhá komponenta vytvoří napojení simulátoru na jeho grafické simulační rozhraní. Třetí komponenta realizuje rozšíření virtuálních aktivních prvků o jednoduchý virtuální souborový systém. Čtvrtou komponentou je aplikace textového editoru v textovém uživatelském rozhraní pro virtuální aktivní prvky. Pátou komponentou je rozhraní pro uložení konfigurace virtuální sítě. (DP - Martin Lukáš) {{:project:2012:2012_lukas_martin.pdf|pdf}}
+  * **Jednoduchý překladač z jazyka c do mikroprogramu - Simple translator from C to VHDL language** - Navrhněte a zrealizujte překladač z programu popsaného podmnožinou příkazů jazyka c do mikroprogramu popsaného v jazyce VHDL. Prozkoumejte existující řešení. Jazyk c bude podporovat vybrané celočíselné a binární typy proměnných. Překladač bude schopen přeložit následující prvky jazyka C: aritmetické a logické operace, podmíněný výraz if (else if, else), cyklus while a cyklus for. Implementace bude s ohledem na multiplatformnost provedena v jazyce Java. (BP - Jiří Brom) {{:project:2012:2012_brom_jiri.pdf|pdf}}

Kubalik home page

User Tools

Site Tools

Differences

Page Tools