User Tools

Site Tools


project:proj_list

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
Next revision
Previous revision
Next revision Both sides next revision
project:proj_list [2020/02/11 09:24]
xkubalik [Current projects]
project:proj_list [2020/02/13 12:33]
xkubalik [Current projects]
Line 112: Line 112:
     - Zároveň pro každý vytvořený příklad zjistěte spotřebované zdroje při implementaci v FPGA obvodu.     - Zároveň pro každý vytvořený příklad zjistěte spotřebované zdroje při implementaci v FPGA obvodu.
     - Výsledné řešení řádně otestujte.     - Výsledné řešení řádně otestujte.
-   + 
 +  * ** Nástroj pro generování násobiček a děliček ve VHDL s pomocí programu Volfram Mathematica (Multiplier and divider circuit generator tool in VHLD language using Wolfram Mathematica)** - (BP - Kougl Ladislav) 
 +    - Prozkoumejte existující řešení. 
 +    - Navrhněte a naprogramujte nástroj (sadu nástrojů) v prostředí Wolfram Mathematica umožňující generovat násobičky a děličky. 
 +    - Vstupem do generátoru násobičky a děličky bude typ operace, šířka vodičů a počet bitů na číslici. 
 +    - Generátor násobičky bude umožňovat násobení čísel bez znaménka, čísel v doplňkovém kódu a to i za použití relativních číslic. 
 +    - Generátor děliček bude umožňovat dělit celá čísla a čísla menší než jedna. Zaměřte se i na použití dělení čísel využívající metody SRT. 
 +    - Pro každý typ násobení a dělení vytvořte několik příkladů,​ na kterých v simulačním nástroji ModelSim ukážete správnou funkci generátorů. 
 +    - Zaměřte se na prezentaci algoritmu násobení a dělení v programu Wolfram Mathematica tak, aby byl zřejmý jejich princip. 
 +    - Výsledné řešení řádně otestujte.  
 +  ​
 ===== Available projects ===== ===== Available projects =====
  
project/proj_list.txt · Last modified: 2024/02/15 10:30 by xkubalik