User Tools

Site Tools


project:proj_list

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
Next revision
Previous revision
Next revision Both sides next revision
project:proj_list [2018/12/26 18:40]
xkubalik [Available projects]
project:proj_list [2020/11/02 09:30]
xkubalik [Available projects]
Line 2: Line 2:
 ===== Current projects ===== ===== Current projects =====
  
-  * **připravuje se**+  * **Návrh spolehlivých systémů v FPGA s použitím bezpečnostních kódů (Design of dependable system based on error control codes for FPGA)** - (DP - Pail Vojtěch) 
 +    * Prozkoumejte existující metody ​řešení. 
 +    ​Analyzujte vlastnosti různých typů kombinačních obvodů pomocí sady benchmarků z hlediska odolnosti proti poruchám. Využijte simulační software dostupný na KČN. 
 +    ​Na základě takto získaných dat nalezněnte vhodný bezpečnostní kód, který bude schopen tyto poruchy detekovat, popř. i opravovat tak, aby redundance (area ovehead) byla co nejmenší. 
 +    * Specifikujte požadavky na úpravu simulačního softwaru tak, aby obsahoval podporu pro výběr nejvhodnějšího kódu. 
 +    * Navržený způsob řešení ověřte na několka příkladech konkrétních obvodů a kódů. 
 +    * Vytvořte klasifikaci obvodů s hlediska možností opravy/​detekce poruch.
  
  
  
 +  * ** Nástroj pro generování bezpečnostních kódu ve VHDL s pomocí programu Wolfram Mathematica (Error control code generator tool in VHLD language using Wolfram Mathematica)** - (BP - Ganeev Timur)
 +    - Prozkoumejte existující řešení.
 +    - Navrhněte a naprogramujte nástroj (sadu nástrojů) v prostředí Wolfram Mathematica umožňující generovat bezpečnostní kódy.
 +    - Vstupem do generátoru budou základní parametry pro zvolený bezpečnostní kód (počet vstupních vodičů, název výstupních souboru apod.).
 +    - Výstupem generátoru budou 3 VHDL soubory sloužící jako kodér, dekodér a testbench pro zvolený kód.
 +    - Zaměřte se zejména na základní paralelní kódy: sudá parita, Hammingův kód rozšířený Hammingův kód a dále pak na seriové kódy, jako jsou kódy generované mnohočleny (cyklický kód).
 +    - Pro každý kód vytvořte několik příkladů,​ na kterých v simulačním nástroji ModelSim ukážete správnou funkci generovaných souborů.
 +    - Zároveň pro každý vytvořený příklad zjistěte spotřebované zdroje při implementaci v FPGA obvodu.
 +    - Výsledné řešení řádně otestujte.
  
- +  * ** Nástroj pro generování násobiček a děliček ve VHDL s pomocí programu Volfram Mathematica (Multiplier and divider circuit generator tool in VHLD language using Wolfram Mathematica)** - (BP - Kougl Ladislav) 
- +    - Prozkoumejte existující řešení. 
- +    - Navrhněte a naprogramujte nástroj (sadu nástrojů) v prostředí Wolfram Mathematica umožňující generovat násobičky a děličky. 
- +    - Vstupem do generátoru násobičky a děličky bude typ operace, šířka vodičů a počet bitů na číslici. 
- +    - Generátor násobičky bude umožňovat násobení čísel bez znaménka, čísel v doplňkovém kódu a to i za použití relativních číslic. 
- +    - Generátor děliček bude umožňovat dělit celá čísla a čísla menší než jedna. Zaměřte se i na použití dělení čísel využívající metody SRT. 
- +    - Pro každý typ násobení a dělení vytvořte několik příkladů,​ na kterých v simulačním nástroji ModelSim ukážete správnou funkci generátorů. 
- +    - Zaměřte se na prezentaci algoritmu násobení a dělení v programu Wolfram Mathematica tak, aby byl zřejmý jejich princip. 
- +    - Výsledné řešení řádně otestujte. ​ 
-   ​+  
 ===== Available projects ===== ===== Available projects =====
  
Line 28: Line 43:
     * generator analogových průběhů     * generator analogových průběhů
     * vlastní zadání     * vlastní zadání
 +    * Wifi a ESP32/​ESP2866
  
   2. Volfram Mathematica   2. Volfram Mathematica
Line 33: Line 49:
     * kódy pro kryptografií     * kódy pro kryptografií
     * matematické funkce realizované v HW     * matematické funkce realizované v HW
 +    * aritmetický procesor v GF(2^2^n)
 +    * efiktivita protokolů pro předmět BI-PSI
     * vlastní zadání     * vlastní zadání
  
Line 45: Line 63:
   4. Jazyk VHDL   4. Jazyk VHDL
     * návrh hardware pro bezpečnostní kódy     * návrh hardware pro bezpečnostní kódy
 +    * generátor průběhů (sinusovka, obdelník, trojuhelník)
 +    * osciloskop
     * návrh hardware pro realizaci matematických funkcí     * návrh hardware pro realizaci matematických funkcí
     * implementace procesoru/​periferié procesoru (ARM, Z80, AVR, ...)     * implementace procesoru/​periferié procesoru (ARM, Z80, AVR, ...)
     * HW podpora SoC (Zynq)     * HW podpora SoC (Zynq)
 +    * aritmetický procesor v GF(2^2^n)
     * Hry pro FPGA     * Hry pro FPGA
     * vlastní zadání     * vlastní zadání
Line 65: Line 86:
     * aplikace pro práci s hardware (raspberry PI, Arduino a jiné)     * aplikace pro práci s hardware (raspberry PI, Arduino a jiné)
  
-  8. Projekty zadané externím zadavatelem+  8. Python 
 +    * aplikace pro zpracování a generování dat podle šablon 
 + 
 +  9. Projekty zadané externím zadavatelem
     * seznam zadavatelů níže     * seznam zadavatelů níže
  
Line 86: Line 110:
 **BP a DP defended works on CTU in Prague FEL/FIT:** [[https://​dspace.cvut.cz|BP a DP]] **BP a DP defended works on CTU in Prague FEL/FIT:** [[https://​dspace.cvut.cz|BP a DP]]
  
-===== All projects archives 2004 - 2018 =====+===== All projects archives 2004 - 2019 =====
  
 +  *[[project:​2020:​proj_2020|Realized projects 2020]]
 +  *[[project:​2019:​proj_2019|Realized projects 2019]]
   *[[project:​2018:​proj_2018|Realized projects 2018]]   *[[project:​2018:​proj_2018|Realized projects 2018]]
   *[[project:​2017:​proj_2017|Realized projects 2017]]   *[[project:​2017:​proj_2017|Realized projects 2017]]
project/proj_list.txt · Last modified: 2024/02/15 10:30 by xkubalik