project:proj_list
Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
|
project:proj_list [2015/01/27 11:36] xkubalik [Actual works] |
project:proj_list [2021/01/22 17:03] xkubalik [Current projects] |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| ====== All projects ====== | ====== All projects ====== | ||
| - | ===== Actual works ===== | + | ===== Current projects ===== |
| - | * **Softwarová podpora hardwarového rozšíření pro platformu Raspberry PI (Software library used for hardware extension of Raspberry Pi)** (BP - Vico Bohdan) - Proveďte tyto úkoly: | + | * **Pokročilé bezpečnostní kódy v programu Wolfram Mathematica (Advanced error control codes in Wolfram Mathematica tool)** (DP - Koleník Stanislav) |
| - | * Prostudujte existující řešení. | + | * Rozšiřte již existující sadu výukových scénářů pro podporu výuky bezpečnostních kódů o vybrané pokročilé kódy. |
| - | * Vyberte operační systém vhodný pro ovládání a komunikaci s hardware přes rozšiřující rozhraní. | + | * Dodržte členění na výukové scénáře a balíčky a zachovejte jejich formát. |
| - | * Vytvořte knihovnu funkcí v programovacím jazyce C pro ovládání jednotlivých pinů rozšiřujícího rozhraní včetně sériové linky. | + | * Zaměřte se především na Fireovy kódy, součinové kódy, RM kódy, nebinární BCH kódy a RS kódy, Goppa kódy a kódy konvoluční. |
| - | * Propojte vývojovou desku Raspberry PI s PC s pomocí sériové linky. | + | * V dostatečné míře nastudujte a zdokumentujte příslušnou matematickou teorii. |
| - | * Pro ovládání periferií vytvořte jednoduché webové rozhraní, kde bude možné nastavovat a číst jednotlivé stavy pinů rozhraní. | + | * Navržené řešení zrealizujte a řádně otestujte. |
| - | * Umožněte s pomocí webového rozhraní posílat a číst informace ze sériové linky. | + | * Výtvořte několik příkladů použití každého kódu. |
| - | * Pro zvolený operační systém vytvořte aplikaci, která zprostředkovává komunikaci webového rozhraní s hardware. | + | * Využijte získaných poznatků ke zmapování současného stavu použití bezpečnostních kódů v kryptografii. |
| - | * Vytvořená aplikace bude obsahovat soubor proměnných, které bude možné nastavovat s pomocí webového rozhraní a s pomocí PC přes sériovou linku. | + | |
| - | * Vytvořte podrobnou dokumentaci popisující důležité kroky nutné k přidání dalšího rozhraní a odpovídající modifikaci webového rozhraní. | + | |
| - | * **Zařízení pro sledování objektu s nízkou spotřebou** (Low power camera trap used for building monitoring)(BP - Václav Vanc) | + | * **Osobní GPS lokátor na platformě Arduino ovládaný přes SMS příkazy (Personal GPS locator based on Arduino platform controlled by SMS commands)** - (BP - Stáhl Martin) |
| - | * Prostudujte existující řešení. | + | * Prozkoumejte existující řešení pro osobní GPS lokátory. |
| - | * Navrhněte vlastní zařízení umožňující pořízení a odeslání fotografie přes internet z okolí sledovaného objektu, který není připojen trvale k internetu ani k elektrické sítí. | + | * Analyzujte technologii GSM/GPS |
| - | * Vyberte vhodný procesor sloužící ke komunikaci s GSM modulem a kamerou. | + | * Analyzujte a navrhněte řešení které řeší nedostatky momentálně dostupných zařízení na trhu |
| - | * Důraz bude kladen na velmi nízkou spotřebu a co nejmenší pořizovací cenu. | + | * Zaměřte se na zařízení které není závislé na pohotovostní službě na vzdáleném serveru |
| - | * Zařízení bude umožňovat data ukládat na SD kartu. | + | * Navržené zařízení se bude skládat z: Arduino mikrokontroléru, GPS/GSM modulu, baterie, mobilní android aplikace pro snadné generovaní textových SMS příkazů |
| - | * Nastavení parametrů a doby snímání fotografie bude možné s pomocí SMS zpráv. | + | * Komunikace bude probíhat přes technologiii GSM a textové SMS příkazy |
| - | * Navržené zařízení zrealizujte. | + | * Navržené zařízení zrealizujte a řádně otestujte |
| - | * Vytvořte knihovnu funkcí umožňující ovládat dostupné periferie. | + | |
| - | * Pro výsledné řešení vytvořte demonstrační aplikaci. | + | |
| - | * Výsledné zařízení otestujte. | + | |
| - | * **Multiplatformní grafická aplikace pro simulaci mikroprogramovaného procesoru DOP v3(Cross-platform graphical simulator of micro-programmed processor DOP)** (DP - Miškovský Vojtěch) | + | * **Generátor VHDL kódu (VHDL code generator)** - (BP - Fořt Rostislav) |
| - | * Prostudujte existující řešení. | + | * Prozkoumejte existující řešení. |
| - | * V programovacím jazyku C++ implementujte simulátor výukového procesoru DOP-v3. | + | * Pomocí metod softwarového inženýrství navrhněte a naprogramujte aplikaci pro generování základních struktur VHDL kódu. |
| - | * Aplikaci bude možné spouštět pod OS Microsoft Windows i OS Linux. | + | * Vytvořte několik šablon ukazujících práci s aplikací. |
| - | * Simulátor musí obsahovat editor mikroprogramu a překladač zdrojových mikroprogramů (mikroassembler). | + | * Výsledné řešení řádně otestujte. |
| - | * Syntaxe zdrojového mikroprogramu musí být stejná jako u stávajícího simulátoru používaného pro výuku předmětu BI-JPO (jednotky počítače). | + | * Požadavky: |
| - | * Simulátor musí umožňovat krokování mikroprogramu po jednotlivých mikroinstrukcích i spouštění úseku k zadanému bodu zastavení. | + | * Aplikace bude napsaná v jazyce C++ |
| - | * Simulátor musí umožňovat zobrazit aktuální stav jednotlivých registrů procesoru DoP a to včetně těch, které jsou programátorsky nedostupné. | + | * Aplikace bude umožňovat vytvářet a upravovat šablony VHDL struktur |
| - | * Pro uživatele vytvořte jednoduchou uživatelskou příručku. | + | * Aplikace bude umožňovat ze šablon generovat kód |
| - | * Výsledné řešení otestujte. | + | * Aplikace bude schopná ve VHDL kódu rozpoznat entitu a umožní její použití v šabloně, např. pro automatické generování testbenche. |
| - | * **Programovatelný stmívač světel pro domácí zvířata** (Programmable light dimmer for domestic animals)(BP - Červenka Ondřej) | + | * **Zabezpečený tisk z mobilního telefonu s OS Android s pomocí Bluetooth (Secure print using a mobile application for Bluetooth interface)** - (BP - Balko Martin) |
| - | * Prostudujte existující řešení. | + | * Prozkoumejte existující řešení pro Bluetooth tisk. |
| - | * Vyberte vhodný procesor pro realizaci. | + | * Analyzujte Bluetooth a bezpečnost Bluetooth komunikace. |
| - | * Zařízení bude umožňovat nastavení stmívání pro 2 místnosti. | + | * Analyzujte a navrhněte řešení které zvýší samotné zabezpečení Bluetooth protokolu. |
| - | * Ovládání bude možné lokálně u zařízení s pomocí displeje a tlačítek a také vzdáleně s pomocí PC. | + | * Zaměřte se zejména na řešení, které není závislé na použité verzi protokolu Bluetooth. |
| - | * Pro ovládání stmívání a detekcí vnějšího osvětlení vytvořte knihovnu v jazyce c pro zvolený procesor. | + | * Navržené řešení se bude skládat ze: serverové časti pro Raspberry Pi a uživatelské části pro Android zařízení. |
| - | * Pro ovládání s PC vytvořte jednoduchou aplikaci. | + | * Bluetooth komunikace bude probíhat mezi serverovou a uživatelskou částí. |
| - | * Navržené zařízení zrealizujte a vytvořenou knihovnu včetně aplikace v PC otestujte. | + | * Navržené zařízení zrealizujte a řádně otestujte. |
| - | * **FPGA deska řízená procesorem ARM** (FPGA board controlled by ARM processor)(BP - Elena Filipenková) | + | * **Návrh spolehlivých systémů v FPGA s použitím bezpečnostních kódů (Design of dependable system based on error control codes for FPGA)** - (DP - Pail Vojtěch) |
| - | * Prostudujte existující řešení. | + | * Prozkoumejte existující metody řešení. |
| - | * Navrhněte zařízení obsahující FPGA obvod a procesor ARM. | + | * Analyzujte vlastnosti různých typů kombinačních obvodů pomocí sady benchmarků z hlediska odolnosti proti poruchám. Využijte simulační software dostupný na KČN. |
| - | * Zvolte vhodnou desku obsahující: FPGA obvod, tlačítka, přepínače, display. | + | * Na základě takto získaných dat nalezněnte vhodný bezpečnostní kód, který bude schopen tyto poruchy detekovat, popř. i opravovat tak, aby redundance (area ovehead) byla co nejmenší. |
| - | * Pro řízení FPGA obvodu použijte vývojový kit Raspberry Pi osazený obvodem ARM. | + | * Specifikujte požadavky na úpravu simulačního softwaru tak, aby obsahoval podporu pro výběr nejvhodnějšího kódu. |
| - | * Mezi těmito obvody vytvořte komunikační linku vhodnou pro řízení FPGA obvodu s pomoci procesoru ARM. | + | * Navržený způsob řešení ověřte na několka příkladech konkrétních obvodů a kódů. |
| - | * Řízení a zjištění stavu desky bude možné s pomocí minimálně 32x16b registrů. | + | * Vytvořte klasifikaci obvodů s hlediska možností opravy/detekce poruch. |
| - | * Vytvořte knihovnu funkcí pro FPGA desku umožňující nastavovat a ovládat základní periferie této desky procesorem ARM. | + | |
| - | * Pro FPGA desku vytvořte aplikaci umožňující zobrazovat stav registrů určených pro nastavení parametrů desky. | + | |
| - | * Pro procesor ARM vytvořte jednoduchou aplikaci umožňující nastavovat a zjišťovat stav FPGA desky. | + | |
| - | * Výsledné řešení otestujte | + | |
| - | * **Generátor elektrických obvodů pro předmět ČAO** (Automatic analog circuit generator)(BP - František Veselý) | ||
| - | * Prozkoumejte existující řešení pro kreslení elektrických obvodů. | ||
| - | * Vytvořte aplikaci, která bude umožňovat na základě zadaných parametrů automaticky náhodně generovat jednoduché obvody složené ze zdroje napájení, kondenzátorů, rezistorů a cívek. | ||
| - | * Aplikace bude umožňovat nastavit hodnoty a typ součástky v obvodu. | ||
| - | * Výsledné schéma bude možné překreslit tak, aby se změnila pouze pozice součástky. | ||
| - | * Vygenerované schéma bude možné uložit do formátu XML a opětovně načíst. | ||
| - | * Aplikace bude umožňovat popsat obvod s pomocí rovnic a to jak v časové oblasti, tak s pomocí fázorů. | ||
| - | * Aplikace bude dále umožňovat generovat rovnice pro celkovou impedanci na vstupních svorkách a přenos. | ||
| - | * Vygenerované rovnice bude možné bez úprav vložit do programu Wolfram Mathematica a zpracovat. | ||
| - | * Při generování rovnic bude možné zvolit směr proudu a napětí ručně, popřípadě automaticky. | ||
| - | * Výsledné řešení otestujte. | ||
| - | * **Modul pro snímání teploty při převozu materiálu v dopravě** (Temperature monitoring module for material car transporting purpose)(BP - Jiří Šeda) | ||
| - | * Prozkoumejte existující řešení dostupná na trhu. | ||
| - | * Navrhněte zařízení umožňující monitorování teploty přepravních boxů. | ||
| - | * Pro řízení sledování teploty a komunikaci s nadřazeným systémem zvolte vhodný procesor. | ||
| - | * Zařízení bude umožňovat sledovat teplotu u více boxu. | ||
| - | * V případě překročení minimální nebo maximální hlídané hodnoty informujte řidiče. | ||
| - | * Informaci o teplotě je nutné ukládat po celou dobu jízdy. | ||
| - | * Komunikace s řidičem bude provedena s pomocí mobilního telefonu přes rozhraní bluetooth. | ||
| - | * Pro komunikaci procesoru s telefonem vytvořte vhodný protokol. | ||
| - | * Navržené zařízení zrealizujte. | ||
| - | * Pro zvolený procesor vytvořte knihovnu funkcí a obslužnou aplikaci demonstrující správnou funkcí celého zařízení. | ||
| - | * Výsledné zařízení otestujte. | ||
| + | * ** Nástroj pro generování bezpečnostních kódu ve VHDL s pomocí programu Wolfram Mathematica (Error control code generator tool in VHLD language using Wolfram Mathematica)** - (BP - Ganeev Timur) | ||
| + | - Prozkoumejte existující řešení. | ||
| + | - Navrhněte a naprogramujte nástroj (sadu nástrojů) v prostředí Wolfram Mathematica umožňující generovat bezpečnostní kódy. | ||
| + | - Vstupem do generátoru budou základní parametry pro zvolený bezpečnostní kód (počet vstupních vodičů, název výstupních souboru apod.). | ||
| + | - Výstupem generátoru budou 3 VHDL soubory sloužící jako kodér, dekodér a testbench pro zvolený kód. | ||
| + | - Zaměřte se zejména na základní paralelní kódy: sudá parita, Hammingův kód rozšířený Hammingův kód a dále pak na seriové kódy, jako jsou kódy generované mnohočleny (cyklický kód). | ||
| + | - Pro každý kód vytvořte několik příkladů, na kterých v simulačním nástroji ModelSim ukážete správnou funkci generovaných souborů. | ||
| + | - Zároveň pro každý vytvořený příklad zjistěte spotřebované zdroje při implementaci v FPGA obvodu. | ||
| + | - Výsledné řešení řádně otestujte. | ||
| - | ===== Available works ===== | + | * ** Nástroj pro generování násobiček a děliček ve VHDL s pomocí programu Volfram Mathematica (Multiplier and divider circuit generator tool in VHLD language using Wolfram Mathematica)** - (BP - <del>Kougl Ladislav</del>) |
| + | - Prozkoumejte existující řešení. | ||
| + | - Navrhněte a naprogramujte nástroj (sadu nástrojů) v prostředí Wolfram Mathematica umožňující generovat násobičky a děličky. | ||
| + | - Vstupem do generátoru násobičky a děličky bude typ operace, šířka vodičů a počet bitů na číslici. | ||
| + | - Generátor násobičky bude umožňovat násobení čísel bez znaménka, čísel v doplňkovém kódu a to i za použití relativních číslic. | ||
| + | - Generátor děliček bude umožňovat dělit celá čísla a čísla menší než jedna. Zaměřte se i na použití dělení čísel využívající metody SRT. | ||
| + | - Pro každý typ násobení a dělení vytvořte několik příkladů, na kterých v simulačním nástroji ModelSim ukážete správnou funkci generátorů. | ||
| + | - Zaměřte se na prezentaci algoritmu násobení a dělení v programu Wolfram Mathematica tak, aby byl zřejmý jejich princip. | ||
| + | - Výsledné řešení řádně otestujte. | ||
| + | |||
| + | ===== Available projects ===== | ||
| - | **Pokud máte o téma zájem, napište mi email. Rezervace v systému bpm nemá žádnou váhu.** | + | 1. Arduino HW/SW |
| + | * GPS přijímač a jeho aplikace | ||
| + | * Meteo stanice | ||
| + | * GSM modém a jeho aplikace | ||
| + | * NFC a bezkontaktní karty | ||
| + | * univerzální desky s různými periferiemi | ||
| + | * řízení modelu auta | ||
| + | * generator analogových průběhů | ||
| + | * přípravky pro desku digilent CMOD A7/S7 (displej, tlačítka, switche, atd.) | ||
| + | * návrh hardware pro desku digilent CMOD A7/S7 | ||
| + | * vlastní zadání | ||
| + | * Wifi a ESP32/ESP2866 | ||
| - | * **Generátor referencí na základě dat uložených ve formátu XML** - Proveďte rešerší existujících řešení. Navrhněte a zrealizujte aplikaci pro generování seznamu referencí na základě dat uložených v XML souboru a šablony pro generování referencí. Reference bude možné vytvářet i hierarchicky. Výstupní formát bude možné konfigurovat s pomocí konfiguračního souboru. Aplikace bude umožňovat editovat jednotlivé záznamy uložené v souboru XML a vytvářet vazby mezi referencemi, jako je například tento článek byl citovat v těchto publikacích. BP - doba práce 2 semestry (volné) (100% SW) | + | 2. Volfram Mathematica |
| + | * bezpečnostní kódy | ||
| + | * kódy pro kryptografií | ||
| + | * matematické funkce realizované v HW | ||
| + | * aritmetický procesor v GF(2^2^n) | ||
| + | * efiktivita protokolů pro předmět BI-PSI | ||
| + | * vlastní zadání | ||
| - | * **Linuxové jádro pro vestavěný procesor** - Proveďte rešerši existujících linuxových jader pro vestavěné procesory a najděte vhodné řešení pro procesor ARM osazený na desce beagleboard. Pro tuto desku s pomocí linuxového jádra rozchoďte všechny periférie a napište demo aplikaci. BP, DP - doba práce 2-4 semestry (volné) (100% SW) | + | 3. Visual C++/C# |
| + | * aplikace pro komunikaci s periferiemi v PC | ||
| + | * aplikace pro komunikaci s procesorem Zynq | ||
| + | * aplikace pro správu projektu ve VHDL | ||
| + | * překladače | ||
| + | * grafické aplikace pro výuku | ||
| + | * vlastní zadání | ||
| - | * **Programovatelný softwarový generátor všech typů paketů** BP - doba práce 2 semestry (volné) (100% SW) | + | 4. Jazyk VHDL / desky FPGA |
| + | * návrh hardware pro bezpečnostní kódy | ||
| + | * generátor průběhů (sinusovka, obdelník, trojuhelník) | ||
| + | * osciloskop | ||
| + | * návrh hardware pro realizaci matematických funkcí | ||
| + | * implementace procesoru/periferié procesoru (ARM, Z80, AVR, ...) | ||
| + | * HW podpora SoC (Zynq) | ||
| + | * aritmetický procesor v GF(2^2^n) | ||
| + | * Hry pro FPGA | ||
| + | * vlastní zadání | ||
| - | * **Programovatelný hardwarový generátor všech typů paketů** BP, DP - doba práce 2-4 semestry (volné) (80% SW, 20% HW) | + | 5. Plošné spoje |
| + | * návrh zařízení s porcesorem atmel + drobné periferié | ||
| + | * zařízení s nízkou spotřebou | ||
| + | * vlastní zadání | ||
| - | * **Jednoduchý překladač z jazyka c do mikroprogramu - Simple translator from C to microcode description** - Navrhněte a zrealizujte překladač z programu popsaného podmnožinou příkazů jazyka c do mikroprogramu popsaného v jazyce VHDL. Prozkoumejte existující řešení. Jazyk c bude podporovat vybrané celočíselné a binární typy proměnných. Překladač bude schopen přeložit následující prvky jazyka C: aritmetické a logické operace, podmíněný výraz if (else if, else), cyklus while, cyklus for a příkaz goto. Implementace bude s ohledem na multiplatformnost provedena v jazyce Java. (BP, DP) - doba práce 2-4 semestry (volné) (90% SW, 10% HW) | + | 6. Raspberry PI |
| + | * ovládání jednoduchých periferií | ||
| + | * chytré síť, ovládání periferií přes ethernet | ||
| + | * vzdálená správa sítí | ||
| + | * vlastní zadání | ||
| - | * **Jednoduchý překladač z jazyka c do automatového popisu - Simple translator from C to automata description** - Navrhněte a zrealizujte překladač z programu popsaného podmnožinou příkazů jazyka c do mikroprogramu popsaného v jazyce VHDL. Prozkoumejte existující řešení. Jazyk c bude podporovat vybrané celočíselné a binární typy proměnných. Překladač bude schopen přeložit následující prvky jazyka C: aritmetické a logické operace, podmíněný výraz if (else if, else), cyklus while, cyklus for a příkaz goto. Implementace bude s ohledem na multiplatformnost provedena v jazyce Java. (BP, DP) - doba práce 2-4 semestry (volné) (90% SW, 10% HW) | + | 7. Android |
| + | * aplikace pro práci s hardware (raspberry PI, Arduino a jiné) | ||
| - | * **Šifrování dat na pevném SATA disku připojeném přes ethernetové rozhraní** - Prostudujte existující hardwarová řešení šifrování dat na pevném disku. Navrhněte a zrealizujte vlastní řešení napsané v jazyce VHDL. Pro návrh použijte existující ethernetové jádro napsané v jazyce VHDL. (DP) - doba práce 2-4 semestry (volné) (50% SW, 50% HW) | + | 8. Python |
| + | * aplikace pro zpracování a generování dat podle šablon | ||
| - | * **Sada nástrojů pro On-Line diagnostiku** (Set of tools for On-Line test) - Naprogramujte sadu nástrojů pro On-Line diagnostiku. Nástroje budou založeny na již existujícím nástroji pro práci s obvody. Tento nástroj zmodifikujte tak, aby umožňoval použít libovolnou techniku pro On-Line testování založenou na bezpečnostních kódech (sudá parita, zdvojení, Berger kód, Hamming kód, atp.). Výsledné řešení bude umožňovat načtení vstupního obvodu, jeho modifikaci na samočinně zabezpečený obvod a jeho konverzi do příslušných VHDL kódů. Aplikace bude podporovat i rozsáhlejší návrh složený z více částí. BP, DP - doba práce 2-4 semestry (volné) (100% SW) | + | 9. Projekty zadané externím zadavatelem |
| + | * seznam zadavatelů níže | ||
| - | * **Rychlý osciloskop postavený s pomocí FPGA** (High speed scope based on FPGA) - Navrhněte a zrealizujte levný 1 kanálový 50 Mhz osciloskop postavený s pomocí desky Starter board s obvodem Spartan3e. Jako základ použijte modul tvořený analogovým vstupem s A/D převodníkem. Tento modul upravte tak, aby splňoval požadavky kladené na vstupní části osciloskopu takovýchto parametrů. Pro desku Spartan 3E napište aplikaci pro zpracování dat získaných s A/D převodníku. Získaná data zobrazte. BP, DP - doba práce 2-4 semestry (volné) (50% SW, 50% HW) | + | **Pokud máte o téma zájem, napište mi email. Rezervace v systému bpm nemá žádnou váhu. Pokud se Vám nelíbí žádné z nabízených témat, koukněte do archívu dostupných zadání.** |
| - | * **JTAG SPI USB programátor pro ATMEL** - Navrhněte programátor včetně programovatelné redukce pro programování mikrořadičů Atmel. BP, DP - doba práce 2-4 semestry (volné) (50% SW, 50% HW) | ||
| - | * **Vysoce spolehlivý systém železničního zabezpečovacího zařízení založeného na dvou FPGA obvodech** - Prostudujte stávající zrealizované HW zařízení. Prostudujte knihovnu prvků realizujících jednotlivé částí zabezpečovacího systému železnice. Pro toto zařízení napište firmware pro mikrořadič a spolehlivý řídicí systém popsaný v jazyce VHDL a to tak, aby docházelo k vzájemné kontrole obou FPGA obvodů. Řídicí systém musí využívat samočinně testované obvody pro zajištění detekce poruch. Celý systém musí umožňovat vložení poruchy. Návrh ověřte na příkladu zabezpečení železniční stanice. Systém v případě detekce poruchy provede rekonfiguraci špatného FPGA obvodu. BP, DP - doba práce 2-4 semestry (volné) (50% SW, 50% HW) | + | *[[project:2018:proj_archiv|Návrhy zadání dostupných projektů]] |
| - | * **Programovatelný stmívač světel pro domácí zvířata** - Navrhněte zařízení pro stmívání světel řízené mikrořadičem. Zařízení bude umožňovat stmívat 2 žárovky. Pro zadání průběhu stmívání napište aplikaci. Zařízení bude možné připojit k PC s pomocí USB rozhraní. Upřesňující pokyny zadavatele (kanárek domácí: pí píp - pí - píp pí pí píp) BP - doba práce 2 semestry (volné) (50% SW, 50% HW) | ||
| - | * **Univerzální řadič displejů** - Prozkoumejte existující řešení. Navrhněte a zrealizujte řadič displeje umožňující jednoduchou komunikaci se znakovým displejem. Komunikace bude probíhat po sériové lince. BP, - doba práce 2 semestry (volné) (60% HW, 40% SW ) | + | ===== Projekty zadané externím zadavatelem ===== |
| - | * **Zařízení pro přenos lokálních informací do internetu s pomocí existujících wifi routeru** - Prostudujte existující řešení úpravy wifi routerů za účelem modifikace a vylepšení jejich funkcí. Upravte linuxové jádro wifi routeru tak, aby bylo možné nahrávat a ukládat vlastní přeložený kód. K wifi routeru připojte jednoduché zařízení (RFID čtečka, teploměr, apod). BP, DP - doba práce 2-4 semestry (volné) (90% SW, 10% HW) | + | * [[project:eaton:proj_eaton|EATON HW/SW]] |
| - | * **Implementace USB rozhraní FPGA obvodem** - Seznamte se s problematikou USB rozhraní realizovaného FPGA obvody. Prostudujte stávající způsoby realizace tohoto USB rozhraní. Navrhněte a realizujte funkční zařízení, které bude umožňovat přenos dat pomocí USB rozhraní realizované FPGA obvodem. Prostudujte existující řešení USB ovladačů. Na základě získaných informací vytvořte vlastní USB ovladač podporující navržené řešení. Na jednoduché aplikaci demonstrujte funkci vytvořeného řešení. Při návrhu se zaměřte na co možná nejjednodušší řešení, které bude umožňovat přenášet jen jednoduché informace. BP, DP - doba práce 2-4 semestry (volné) (50% HW, 50% SW ) | ||
| - | * **Síťový simulátor pro výukové účely na bázi prvků OS Linux a CISCO směrovačů (Network simulator based on Linux OS component and CISCO routers)** - Prostudujte existující řešení. Doplňte některé další síťové prvky do již existujícího simulátoru. BP, DP - doba práce 2 semestry (volné) (100% SW) | ||
| - | * **Zařízení pro sledování objektu s nízkou spotřebou** - Prostudujte existující řešení. Navrhněte vlastní zařízení umožňující pořízení a odeslání fotografie přes internet z okolí sledovaného objektu, který není připojen trvale k internetu ani k elektrické sítí. Důraz bude kladen na velmi nízkou spotřebu a co nejmenší pořizovací cenu. Sledovací zařízení bude umožňovat získání fotografie okolí s různou kvalitou. BP, DP - doba práce 2 semestry (volné) (10% HW, 90% SW) | ||
| - | * **Generátor samoopravných kódů: Hamming, RS, BCH, LDPC** - Prostudujte existující řešení. Navrhněte vlastní generátor samoopravných kódů. Zadávat bude možné libovolný generující polynom, popřípadě bude možné specifikovat vlastnosti kódu. Zvolte vhodný výstupní formát. BP, DP - doba práce 2-4 semestry (volné) (100% SW) | ||
| - | * **Simulátor procesoru DOP** - Prostudujte existující řešení. V programovacím jazyku Java implementujte simulátor výukového procesoru DOP-v3. Simulátor musí obsahovat editor a překladač zdrojových mikroprogramů (mikroassembler). Syntaxe zdrojového mikroprogramu musí být stejná jako u stávajícího simulátoru používaného pro výuku (SimDOP). Simulátor musí umožňovat krokování mikroprogramu po jednotlivých mikroinstrukcích i spouštění úseku k zadanému bodu zastavení. BP, DP - doba práce 2-4 semestry (volné) (100% SW) | ||
| - | |||
| - | * **Generátor obvodů pro předmět ČAO** - Prozkoumejte existující řešení pro kreslení elektrických obvodů. Vytvořte aplikaci, která bude umožňovat na základě zadaných parametrů vytvářet obvody. BP, DP - doba práce 2-4 semestry (volné) (100% SW) | ||
| - | |||
| - | * **Procesory pro FPGA obvody (Soft processors for FPGA circuits)** - Prostudujte existující řešení procesorů popsaných v jazyce VHDL. Srovnejte jejich parametry. Na základě srovnání implementujte jeden typ procesoru do FPGA obvodu. Vyberte vhodný procesor s ohledem na dostupnost překladačů jazyka C do ASM. Zaměřte se zejména na hotové implementace procesoru AVR. Vytvořte knihovnu pro ovládání základních periferií. Pro přípravek firmy XILINX Spartan 3E vytvořte vzorovou aplikaci využívající všechny funkce vytvořené knihovny. BP, DP - doba práce 2-4 semestry (volné) (80% SW, 20% HW) | ||
| - | |||
| - | * **Rychlé ethernetové jádro (High speed ethernet core)** - Prostudujte stávající řešení ethernetového jádra pracujícího na rychlostech 1G, 100M napsané v jazyce Verilog dostupné na stránce www.opencores.org a VHDL dostupné jako diplomová práce. Navrhněte a zrealizujte vlastní řešení 1G, 100M ethernetového jádra napsaného v jazyce VHDL a to tak, aby bylo možné využít pouze jednu hodinovou doménu. Pro jednotlivé částí i pro celé jádro proveďte verifikaci. Pro výsledné jádro napište testovací aplikaci demonstrující funkci jádra na všech realizovaných rychlostech. Pro realizaci použijte vývojovou desku Xilinx. (BP, DP 2-4 semestry) | ||
| - | |||
| - | * **Modul pro správu projektů s VHDL soubory** - Prostudujte stávající řešení vývojového nástroje pro správu VHDL projektů. Do již existujícího řešení implementujte modul, který bude umožňovat přidat do souboru libovolný signál a přenést ho do vyšších úrovní zdrojových VHDL kódů. Vylepšete stávající řešení pro kontrolu konzistence VHDL souborů. V případě potřeby navrhněte nové vývojové prostředí. Otestujte generátor VHDL kódu na základě zadaných parametrů uživatele. Jako programovací jazyk zvolte Javu (BP, DP 2-4 semestry, možnost práce více studentů najednou jako tým) | ||
| - | |||
| - | * **Portace operačního systému android na vývojovou desku s procesorem ARM** - Prostudujte existující řešení. Analyzujte možnosti portace operačního systému pro vývojovou desku Raspberry pi a BeagleBone Black. Na jednu z těchto desek proveďte portaci a vytvořte knihovny pro obsluhu periferií. Pro vytvořenou knihovnu vytvořte demo aplikaci. (BP, DP 2-4 semestry) | ||
| - | |||
| - | * **FPGA deska řízená procesorem ARM** - Navrhněte zařízení obsahující FPGA obvod a procesor ARM. Mezi těmito obvody vytvořte komunikační linku vhodnou pro řízení FPGA obvodu s pomoci procesoru ARM. Zvolte vhodnou desku obsahující FPGA obvod. Pro řízení FPGA obvodu použijte vývojový kit Raspberry Pi osazený obvodem ARM. Vytvořte knihovnu funkcí pro procesor ARM umožňující komunikaci s FPGA obvodem. Pro ověření funkce celého spojení vytvořte testovací aplikaci. (BP, DP 2-4 semestry) | ||
| - | |||
| - | * **Správa slovní zásoby pro os Android** - Vytvořte aplikaci pro správu slovní zásoby. Aplikace bude umožňovat import a export slovíček s pomocí textového souboru. Aplikace bude umožňovat zpracovávat velké objemy slov (10 - 20 tisíc). Důraz bude také kladen na rychlost zpracování slov, ovladatelnost a vhodné grafické prostředí. (BP, DP 2-4 semestry) | ||
| - | |||
| - | * **Knihovna funkcí v jazyce C pro mikrořadič ARM 32 firmy ATMEL** (BP, DP 2-4 semestry) | ||
| - | |||
| - | * **Jednoduchý TCP/IP stack pro malé procesory** (BP, DP 2-4 semestry) | ||
| ===== All defended works ===== | ===== All defended works ===== | ||
| - | **BP a DP defended works on CTU in Prague FEL/FIT:** [[http://dip.felk.cvut.cz|BP a DP]] | + | **BP a DP defended works on CTU in Prague FEL/FIT:** [[https://dspace.cvut.cz|BP a DP]] |
| - | ===== All projects archives 2004 - 2014 ===== | + | ===== All projects archives 2004 - 2019 ===== |
| + | *[[project:2020:proj_2020|Realized projects 2020]] | ||
| + | *[[project:2019:proj_2019|Realized projects 2019]] | ||
| + | *[[project:2018:proj_2018|Realized projects 2018]] | ||
| + | *[[project:2017:proj_2017|Realized projects 2017]] | ||
| + | *[[project:2016:proj_2016|Realized projects 2016]] | ||
| + | *[[project:2015:proj_2015|Realized projects 2015]] | ||
| *[[project:2014:proj_2014|Realized projects 2014]] | *[[project:2014:proj_2014|Realized projects 2014]] | ||
| *[[project:2013:proj_2013|Realized projects 2013]] | *[[project:2013:proj_2013|Realized projects 2013]] | ||
project/proj_list.txt · Last modified: 2024/02/15 10:30 by xkubalik
Page Tools
Except where otherwise noted, content on this wiki is licensed under the following license: CC Attribution-Share Alike 4.0 International
