Automatické generování testovacích vektorů pro kombinační číslicové obvody (Combinational ATPG - Automatic Test Pattern Generator)

ATPG - Automatické generování testovacích vzoru pro kombinacní císlicové obvody. Požadavky pro testování vycházející z návrhu pro snadnou testovatelnost a prumyslovou výrobu císlicových obvodu; získání kompaktní sady testovacích vektoru pro daný obvod, která bude co nejmenší, s možností omezení pomocí vnejších podmínek pro vektory v postupne vytvárených sadách, bez ztráty jejich efektivity. Krome techto vlastností by melo generování probíhat rychle a spolehlive, s ohledem na znalosti topologie a funkcních jednotek v obvodu použitých. Generování používá heuristiky pro speciální redukci seznamu poruch. Hlavní algoritmus využívá postupného slucování podsad vstupních vektoru, s dalšími omezujícími podmínkami. V práci byly také použity netypické techniky pro pruchod obvodem a vyzkoušeny nové postupy rešení problému.

ATPG - Automatic Test Pattern Generation for Combinational Circuits. Design for testability and industrial production of circuits require compact vector test sets that are small in size, with adjustable properties, and efficient in testing. These are the main goals to be achieved in test pattern generation. Generation should also be done quickly, using the knowledge of the circuit topology and function of the units used. The proposed test generation method uses a heuristic for special reduction of the fault list. The basic algorithm uses partial sub-groups consolidation with limiting conditions. Also another non-typical approaches to circuit traversal were used in this work.