project:proj_list
Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
|
project:proj_list [2023/01/26 09:51] xkubalik [Available projects HW - external] |
project:proj_list [2023/01/26 11:59] xkubalik [Available projects HW - external] |
||
|---|---|---|---|
| Line 265: | Line 265: | ||
| 2. OSD displej v FPGA | 2. OSD displej v FPGA | ||
| - | * Navrhněte a zrealizujte On-Screen displej v obovu FPGA pro video stream. | + | * Navrhněte a zrealizujte On-Screen displej v obvodu FPGA pro video stream. |
| - | * OSD displej by měl pfungovat na formátech od 720p do 4K, jak progressive, tak interlaced. | + | * OSD displej by měl fungovat na formátech od 720p do 4K, jak progressive, tak interlaced. |
| * Požadavkem je minimální využití zdrojů v FPGA. | * Požadavkem je minimální využití zdrojů v FPGA. | ||
| * OSD se bude ovládat pomocí sběrnice AXI4-Lite. | * OSD se bude ovládat pomocí sběrnice AXI4-Lite. | ||
| - | 3. Konfiguravatelny filtr ethernetoveho rámce v FPGA | + | 3. Konfigurovatelný filtr ethernetoveho rámce v FPGA |
| * Navrhněte a zrealizujte konfigurovatelný filtr ethernetového rámce umožňující filtrovat pakety podle zadaných parametrů (MAC, IP…) do více streamů, nebo jednoho streamu označeného identifikátorem. | * Navrhněte a zrealizujte konfigurovatelný filtr ethernetového rámce umožňující filtrovat pakety podle zadaných parametrů (MAC, IP…) do více streamů, nebo jednoho streamu označeného identifikátorem. | ||
| - | * Pro vstupní a výstupní interface bude použit AXI4 Stream pro zajištějí kompatibility. | + | * Pro vstupní a výstupní interface bude použit AXI4 Stream pro zajištění kompatibility. |
| 4. Zpracování I2S signálu s integraci do AXI Stream | 4. Zpracování I2S signálu s integraci do AXI Stream | ||
| - | * Navthněte a zrealizujte konverzní modul v FPGA ze standartního interface I2S na interface AXI4 Stream a opačně. | + | * Navrhněte a zrealizujte konverzní modul v FPGA ze standartního interface I2S na interface AXI4 Stream a opačně. |
| * Modul by měl zvládat konverzi různé datové šířky audio samplu a multiplexování více audio streamu do jednoho I2S interfacu. | * Modul by měl zvládat konverzi různé datové šířky audio samplu a multiplexování více audio streamu do jednoho I2S interfacu. | ||
| Line 283: | Line 283: | ||
| 6. Embedded audio konvertor na AXi4 Stream a zpět | 6. Embedded audio konvertor na AXi4 Stream a zpět | ||
| - | * Navthněte a zrealizujte konverzní modul v FPGA z SDI Embedded audia na interface AXI4 Stream a opačně. | + | * Navrhněte a zrealizujte konverzní modul v FPGA z SDI Embedded audia na interface AXI4 Stream a opačně. |
| * Modul by měl zvládat konverzi různé datové šířky audio samplu. | * Modul by měl zvládat konverzi různé datové šířky audio samplu. | ||
| - | 7. Nízkolatenční koprese v FPGA s využitím vlnové transformace | + | 7. Nízkolatenční komprese v FPGA s využitím vlnové transformace |
| * Navrhněte a zrealizujte nízkolatenční video kodek v FPGA založený na vlnkové transformaci. | * Navrhněte a zrealizujte nízkolatenční video kodek v FPGA založený na vlnkové transformaci. | ||
| * Latence kodeku by se měla pohybovat v jednotkách řádků videa. | * Latence kodeku by se měla pohybovat v jednotkách řádků videa. | ||
project/proj_list.txt · Last modified: 2024/02/15 10:30 by xkubalik
Page Tools
Except where otherwise noted, content on this wiki is licensed under the following license: CC Attribution-Share Alike 4.0 International
