project:proj_list
Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
|
project:proj_list [2022/11/07 10:34] xkubalik [Available projects] |
project:proj_list [2023/01/26 11:59] xkubalik [Available projects HW - external] |
||
|---|---|---|---|
| Line 256: | Line 256: | ||
| * Implementace neuronové sítě v SoC | * Implementace neuronové sítě v SoC | ||
| - | ===== Available projects - external ===== | + | ===== Available projects HW - external ===== |
| + | |||
| + | 1. Malý grafický displej do výšky 1U s rotačním enkodérem ovládaný přes SPI | ||
| + | * Navrhněte a zrealizujte grafický TFT displej ovládaný pomocí sběrnice SPI. | ||
| + | * Displej by měl obsahovat možnost zadávání příkazů (tlačítka, rotační encoder,…). | ||
| + | * Výška displeje musí splňovat normu 1U. | ||
| + | * Pro vytvořený displej naprogramujte framework, který usnadní práci s displejem. | ||
| + | |||
| + | 2. OSD displej v FPGA | ||
| + | * Navrhněte a zrealizujte On-Screen displej v obvodu FPGA pro video stream. | ||
| + | * OSD displej by měl fungovat na formátech od 720p do 4K, jak progressive, tak interlaced. | ||
| + | * Požadavkem je minimální využití zdrojů v FPGA. | ||
| + | * OSD se bude ovládat pomocí sběrnice AXI4-Lite. | ||
| + | |||
| + | 3. Konfigurovatelný filtr ethernetoveho rámce v FPGA | ||
| + | * Navrhněte a zrealizujte konfigurovatelný filtr ethernetového rámce umožňující filtrovat pakety podle zadaných parametrů (MAC, IP…) do více streamů, nebo jednoho streamu označeného identifikátorem. | ||
| + | * Pro vstupní a výstupní interface bude použit AXI4 Stream pro zajištění kompatibility. | ||
| + | |||
| + | 4. Zpracování I2S signálu s integraci do AXI Stream | ||
| + | * Navrhněte a zrealizujte konverzní modul v FPGA ze standartního interface I2S na interface AXI4 Stream a opačně. | ||
| + | * Modul by měl zvládat konverzi různé datové šířky audio samplu a multiplexování více audio streamu do jednoho I2S interfacu. | ||
| + | |||
| + | 5. Efektivní (de)interlacing 12G SDI videa | ||
| + | * Navrhněte a zrealizujte (de)interlacer 6G a 12G SDI videa do progressive formátu. | ||
| + | * Modul může pracovat jak nad SDI formátem, tak na Native video formátem. | ||
| + | |||
| + | 6. Embedded audio konvertor na AXi4 Stream a zpět | ||
| + | * Navrhněte a zrealizujte konverzní modul v FPGA z SDI Embedded audia na interface AXI4 Stream a opačně. | ||
| + | * Modul by měl zvládat konverzi různé datové šířky audio samplu. | ||
| + | |||
| + | 7. Nízkolatenční komprese v FPGA s využitím vlnové transformace | ||
| + | * Navrhněte a zrealizujte nízkolatenční video kodek v FPGA založený na vlnkové transformaci. | ||
| + | * Latence kodeku by se měla pohybovat v jednotkách řádků videa. | ||
| + | |||
| + | ===== Available projects SW - external ===== | ||
| 1. Optimalizace Java aplikací pro horizontální škálování v moderní mikroservisní architektuře - spolupráce s průmyslem | 1. Optimalizace Java aplikací pro horizontální škálování v moderní mikroservisní architektuře - spolupráce s průmyslem | ||
project/proj_list.txt · Last modified: 2024/02/15 10:30 by xkubalik
Page Tools
Except where otherwise noted, content on this wiki is licensed under the following license: CC Attribution-Share Alike 4.0 International
